Оборудование

Интегральные схемы

Интегральные схемыВсе схемы являются монолитными цифровыми интегральными схемами и используют однократную эпитаксию и диффузионный утопленный слой. Высокое быстродействие достигается благодаря малым геометрическим размерам компонентов, получаемым в результате применения фоторезистивных процессов с очень высокой разрешающей способностью.

Интегральные схемы используют плоский корпус из твердого стекла с 14 выводами, имеющий размеры 6,35×4,45 мм. В настоящее время в семейство ТТЛ этой серии уже входят 19 типов цифровых интегральных схем, включающих многофункциональные цифровые интегральные схемы и разнообразные триггерные интегральные схемы, в том числе и схемы J-K триггеров. Все эти схемы принципиально похожи на схемы обычной диодно-транзисторной логики, которые мы рассматривали ранее.

Исключение составляет цифровая интегральная схема J-K. триггера SF-50, обеспечивающая работу при частоте запуска до 20 Мгц и аналогичная ей схема J-K триггера SF-60. Для промежуточного запоминания информации в этом триггере используются диоды с накоплением заряда Дг и Д2, которые ведут себя подобно запоминающим конденсаторам.

Предположим, что триггер находится в состоянии 0, а на входы поданы положительные сигналы. Тогда, после того как стробирующий сигнал на входе CP стал положительным, базовый ток транзистора Тв потечет через его коллектор и зарядный транзистор Т7 окажется включенным, заряжая диод Д4 до некоторого положительного напряжения.

Комментарии запрещены.