Оборудование

Интегральные схемы двойных тригеров

Интегральные схемы двойных тригеровОсновное отличие этой новой серии интегральных схем заключается в том, что за счет некоторого повышения рассеиваемой мощности (с 15 до 22 мет) в каждой отдельной схеме клапана было достигнуто существенное увеличение быстродействия. Задержка распространения у клапанов ТТЛ серии SUHLII составляет уже только 6 нсек, а максимальная частота синхронизации у триггеров ТТЛ серии SUHLII достигает 50 Мгц. Обладая в то же время высоким запасом от помех (более 1 в при 25° С), большим разветвлением на выходе (до 12) и большим логическим перепадом выходных сигналов (уровень напряжения логического 0 равен 0,25 в, уровень напряжения логической 1 равен 3,5 в), интегральные схемы ТТЛ второй модификации серии универсальной высокоуровневой логики фирмы Sylvania являются одними из наиболее быстродействующих среди известных интегральных схем и позволяют создавать сложные быстродействующие цифровые системы, имеющие большой запас от помех и сравнительно небольшую рассеиваемую мощность. Большое быстродействие, большое разветвление на выходе и большой запас от помех приводят к тому, что схемы модифицированной транзисторно-транзисторной логики находят все более широкое применение.

Например, фирма Texas Instruments выпустила в продажу 54-ю серию цифровых интегральных схем модифицированной ТТЛ, включающую в себя 13 схем, в том числе J-К триггеры.

Цифровые интегральные схемы клапанов 54-й серии имеют типичную задержку распространения 15 нсек при рассеиваемой мощности 10 мет и высокий запас от помех, достигающий 1 в.

Комментарии запрещены.