Семейство цифровых интегральных схем транзисторной логики с эмиттерными связями 300-й серии фирмы Motorola состоит из 15 цифровых интегральных схем, технические данные которых типичные схемы. Клапанные схемы имеют задержку распространения 6 нсек. Объединение на входе с помощью схемы расширителя МС305 может быть доведено до 25. Разветвление на выходе для всех цифровых интегральных схем ТЛЭС 300-й серии равно 25. Для улучшения стабильности источник напряжения смещения, используемого в схемах 300-й серии, также выполнен в виде интегральной схемы МС304, имеющей температурную компенсацию на диодах Д{ и Д:. в базовой цепи транзистора 7+ так что его выходное напряжение смещения при изменении температуры остается посредине между уровнями напряжений логического 0 и логической 1. В составе 300-й серии цифровых интегральных схем ТЛЭС фирмы Motorola имеется схема J-K триггера МС308, работающего на частоте 30 Мгц. В этом триггере промежуточное запоминание информации осуществляется на входе с помощью конденсаторов G и С2. Таким образом, цифровые интегральные схемы транзисторной логики с эмиттерными связями являются в настоящее время наиболее быстродействующими цифровыми схемами.
Благодаря большому объединению на входе, наличию дополняющих выходов и большому разветвлению на выходе, цифровые и интегральные схемы ТЛЭС обладают большой логической гибкостью и обеспечивают создание сложных цифровых вычислительных систем, отличающихся большим быстродействием.